Chiplet发展分析报告( 21 页)

---

目录

1. 质的飞跃：从成本到性能，Chiplet 突破三大瓶颈 .... 4

1.1. 良率&成本突破：同构小芯粒集成提升良率，降低成本 ..... 5

1.2. 面积&性能突破：同构扩展提高性能，应对算力的指数级增长 ....... 6

1.3. 设计&制程突破：模块化拆分优化设计，超异构打开想象空间 ....... 9

1.4. 地缘政治影响下，Chiplet 加持中国自主产业链的构建 ..... 12

2. 产业革新：设计+先进封装实现高速互联，产业链价值迎来重构 .... 13

2.1. 产业环节：Chiplet 革新半导体产业生态 ..... 13

2.2. 设计环节：高速互联设计实现各模块“Chiplet 化” ...... 14

2.3. 封装环节：国内厂商布局加速，有望受益价值量提升+周期复苏双逻辑 ....... 15

2.3.1. 从2D 封装到3D Chiplet：先进封装价值量不断提升 .... 15

2.3.2. 国内头部厂商：实现Chiplet 产品量产，掌握核心工艺 .... 16

3. 应用场景：高性能计算（HPC）为主战场 .... 18

4. 投资建议 ....... 19

5. 风险提示 ....... 21

图表目录

图1：SoC 与Chiplet 对比 .... 4

图2：异构集成和异质集成 ...... 4

图3：Chiplet 带来的三大突破示意图及与性能提升的关系 ..... 5

图4：AMD Zen1 架构四合一同构方案提升良率 ..... 5

图5：服务器CPU 和GPU 芯片尺寸接近上限 ...... 6

图6：数据量爆炸式增长 ....... 6

图7：算力增长曲线 .... 6

图8：机器学习大幅提升算力需求 .... 7

图9：自动驾驶算力需求增长 ..... 8

图10：苹果M1-M1 Ultra 芯片面积 ..... 8

图11：特斯拉Dojo 核心芯片 ..... 9

图12：先进制程芯片的单位面积成本增加（亿美元） ..... 9

图13：摩尔定律不断放缓 .... 9

图14：Zen1 到Zen2“异构集成”设计变化 ...... 10

图15：英特尔超算芯片Ponte Vecchio 结构 ....... 11

图16：处理器异构集成发展 ...... 11

图17：Chiplet 产业链 ...... 13

图18：AMD Zen2 架构中I/O Die 与Die to Die 的互联方案及片上缓存性能的提升 ...... 14

图19：中介层和中介层通孔 ...... 15

图20：3D 封装示意图 ..... 16

图21：长电科技XDFOI 技术..... 17

图22：通富微电VISionS 平台 ...... 17

图23：华天科技3D Matrix 平台 ...... 17

图24：封测板块估值处历史相对低位 ....... 17

图25：Chiplet 助力服务器算力提升&性能优化 .... 18

表1：苹果M1-M1 Ultra 芯片性能 .... 8

表2：美国政府对我国半导体产业制裁已久 .... 12

表3：各业务板块Chiplet 相关标的 .... 19